## (12)公開特許公報 (A)

# 特開平8-21429

(43)公開日 平成8年(1996)8月20日

(51) Int. C1.

FΙ

技術表示箇所

H04N 7/24

G11B 20/10

301 Z 7736-5D

H03M 7/30

2 9382-5K

庁内整理番号

HO4N 7/13

(21)出願番号

特願平6-317115

(22)出顧日

平成6年(1994)12月20日

(31)優先権主張番号

特願平6-297345

(32)優先日

平6 (1994) 11月30日

(33)優先権主張国

日本 (JP)

(71)出願人 000001889

三洋電機株式会社

請求項の数10

大阪府守口市京阪本通2丁目5番5号

(72)発明者 岡田 茂之

大阪府守口市京阪本通2丁目5番5号 三

洋電機株式会社内

(72)発明者 山内 英樹

大阪府守口市京阪本通2丁目5番5号 三


洋電機株式会社内

(74)代理人 弁理士 恩田 博宜

### (54) 【発明の名称】 デコーダおよびMPEGシステムデコーダ

#### (57)【要約】

【目的】オーディオ出力とビデオ出力の同期を十分にと ることが可能なMPEGシステムデコーダを提供する。 【構成】各デコーダ2、3では、各デコーダ2における デコード処理時間と、SCRおよびPTS(オーディオ のPTS(A) , ビデオのPTS(V) ) とに基づいて各出 カ(オーディオ出カ,ピデオ出カ)の再生時刻が設定さ れる。各レジスタ11,21から読み出されたPTSは 各制御回路14,24へ転送され、各ピットパッファ1 2. 22から読み出されたピットストリームは各デコー ドコア回路13,23へ転送される。各制御回路14, 24では、各デコーダ2、3におけるデコード処理時間 と、SCRおよびPTSとに基づいて各出力の再生時刻 が計算される。各デコードコア回路13,23では、M PEGの規格に準拠して各出力が生成される。その各出 カの再生時刻は、各制御回路14,24の計算結果に従 って制御される。



【特許請求の範囲】

【請求項1】 デコード回路に所定の動作を行わせるた めの制御信号が一定回数以上連続して生成されたとき に、その制御信号を有効と判定するデコーダ。

【請求項2】 外部から転送されてきたMPEGシステ ムストリームについて、MPEGシステムストリームの パケットヘッダに基づき、MPEGシステムストリーム をMPEGビデオストリームとMPEGオーディオスト リームに分離するデマルチプレクサと、

タイムスタンプとビデオのタイムスタンプとをそれぞれ 分離する分離手段と、

オーディオレジスタとオーディオピットパッファとオー ディオデコードコア回路とオーディオ制御回路とから構 成されるMPEGオーディオデコーダと、ビデオレジス タとビデオビットバッファとビデオデコードコア回路と ビデオ制御回路とから構成されるMPEGビデオデコー ダとを備えたMPEGシステムデコーダであり、

前記オーディオレジスタは、分離手段から転送されてき たオーディオのタイムスタンプを順次蓄積し、

前記オーディオピットバッファは、デマルチプレクサか ら転送されてきたオーディオストリームを順次蓄積し、 前記オーディオデコードコア回路は、ビットバッファか ら読み出されたオーディオストリームをMPEGオーデ ィオパートに準拠してデコードし、オーディオ出力を生 成し、

前記オーディオ制御回路は、MPEGオーディオデコー ダにおけるデコード処理時間を計算し、そのデコード処 理時間と、分離手段から転送されてきたSCRと、レジ 基づいてオーディオ出力の再生タイミングを計算し、そ の再生タイミングに従ってデコードコア回路を制御し、 前記ビデオレジスタは、分離手段から転送されてきたビ デオのタイムスタンプを順次蓄積し、

前記ビデオピットバッファは、デマルチプレクサから転 送されてきたビデオストリームを順次蓄積し、

前記ビデオデコードコア回路は、ビットバッファから銃 み出されたビデオストリームをMPEGビデオパートに 準拠してデコードし、ビデオ出力を生成し、

るデコード処理時間を計算し、そのデコード処理時間 と、分離手段から転送されてきたSCRと、レジスタか ら読み出されたビデオのタイムスタンプとに基づいてビ デオ出力の再生タイミングを計算し、その再生タイミン グに従ってデコードコア回路を制御し、

前記MPEGオーディオデコーダは、オーディオピット パッファの内部遅延時間とオーディオデコードコア回路 の内部遅延時間とオーディオレジスタから読み出された オーディオのタイムスタンプとに基づいて第2のタイム スタンプを生成し、

前記ピデオ制御回路は、ビデオのタイムスタンプとピク チャとのマッピングを行い、ビデオデコードコア回路の 内部遅延時間とビデオレジスタから読み出されたビデオ のタイムスタンプと第2のタイムスタンプとに基づい て、ビデオデコードコア回路にスキップ動作またはリビ ート動作を行わせ、

·前記ピデオ制御回路から生成されるピデオデコードコア 回路にスキップ動作またはリピート動作を行わせるため の制御信号の誤りを判定して補正するスキップ判定回路 MPEGシステムストリームからSCRとオーディオの 10 またはリピート判定回路を備えたMPEGシステムデコ ーダ。

> 【請求項3】 外部から転送されてきたMPEGシステ ムストリームについて、MPEGシステムストリームの パケットヘッダに基づき、MPEGシステムストリーム をMPEGビデオストリームとMPEGオーディオスト リームに分離するデマルチプレクサと、

> MPEG システムストリームからSCR とオーディオの タイムスタンプとビデオのタイムスタンプとをそれぞれ 分離する分離手段と、

20 オーディオレジスタとオーディオビットパッファとオー ディオデコードコア回路とオーディオ制御回路とから構 成されるMPEGオーディオデコーダと、

ビデオレジスタとビデオピットバッファとビデオデコー ドコア回路とビデオ制御回路とから構成されるMPEG ビデオデコーダとを備えたMPEGシステムデコーダで

前記オーディオレジスタは、FIFO構成で、分離手段 から転送されてきたオーディオのタイムスタンプを順次

スタから読み出されたオーディオのタイムスタンプとに 30 前記オーディオピットバッファはFIFO構成のRAM から成り、デマルチプレクサから転送されてきたオーデ ィオストリームを順次蓄積し、

> 前記オーディオデコードコア回路は、ビットバッファか ら読み出されたオーディオストリームをMPEGオーデ ィオパートに準拠してデコードし、オーディオ出力を生 成し、

> 前記オーディオ制御回路は、ピットパッファからオーデ

ィオストリームが読み出されるのに要する時間と、デコ ードコア回路におけるデコード処理時間とからMPEG 前記ビデオ制御回路は、MPEGビデオデコーダにおけ 40 オーディオデコーダにおけるデコード処理時間を計算 し、そのデコード処理時間と、分離手段から転送されて、 きたSCRと、レジスタから読み出されたオーディオの タイムスタンプとに基づいてオーディオ出力の再生タイ ミングを計算し、その再生タイミングに従ってデコード

> 前記ピデオレジスタは、FIFO構成で、分離手段から 転送されてきたビデオのタイムスタンプを順次蓄積し、 前記ピデオピットパッファはFIFO構成のRAMから 成り、デマルチプレクサから転送されてきたビデオスト 50 リームを順次蓄積し、

コア回路を制御し、

50

前配ビデオデコードコア回路は、ビットバッファから統み出されたビデオストリームをMPEGビデオパートに 準拠してデコードし、ビデオ出力を生成し、

前記ピデオ制御回路は、ピットバッファからピデオストリームが読み出されるのに要する時間と、デコードコア回路におけるデコード処理時間とからMPEGビデオデコーダにおけるデコード処理時間を計算し、そのデコード処理時間と、分離手段から転送されてきたSCRと、レジスタから読み出されたピデオのタイムスタンプとに基づいてピデオ出力の再生タイミングを計算し、その再生タイミングに従ってデコードコア回路を制御し、

前記MPEGオーディオデコーダは、遅延時間算出回路とオーディオ減算回路と加算回路とサンプリング周波数検出回路とを備えたタイムスタンプ生成回路を備え、

前記遅延時間算出回路は、オーディオピットパッファの 内部遅延時間を算出し、

前記オーディオ減算回路は、オーディオピットバッファの内部遅延時間とオーディオデコードコア回路の内部遅延時間とオーディオレジスタから読み出されたオーディオのタイムスタンプとに基づいて、オーディオのタイム 20 スタンプから各内部遅延時間の和を減算した値を生成し、

前記サンプリング周波数検出回路は、オーディオストリームからオーディオデータのサンプリング周波数を検出し、そのサンプリング周波数に対応したクロックを生成し、

前記加算回路は、オーディオ減算回路の生成した値と前記クロックを加算して第2のタイムスタンプを生成し、前記ピデオ制御回路は、ライトアドレス検出回路とリードアドレス検出回路とピクチャヘッダ検出回路とマッピ 30ング回路と第2のレジスタと同期判定回路と第1および第2の比較処理回路と第1および第2のピデオ減算回路とを備え、

前記ライトアドレス検出回路は、外部から転送されてきたビデオストリームにおけるビデオのタイムスタンプが付加されていたパケットがビデオビットパッファに書き込まれるときに、そのパケットのビデオピットパッファにおけるアドレスを検出し、

前記ピデオレジスタは、ライトアドレス検出回路によって検出されたアドレスとピデオのタイムスタンプとを対 40 応付けて順次審積し、

前配リードアドレス検出回路は、ビデオピットバッファ から読み出されたビデオストリームのアドレスを検出 し、

前記ピクチャヘッダ検出回路は、ビデオピットバッファ に書き込まれたビデオストリームの各ピクチャの先頭に 付くピクチャヘッダを検出し、そのピクチャヘッダに規 定されているピクチャのタイプを検出し、

前記第1の比較処理回路は、ビデオピットパッファから 読み出されたビデオストリームのアドレスと、ビデオレ ジスタから読み出されたビデオのタイムスタンプに対応 するアドレスとを比較し、両アドレスが一致するかどう かを検出し、

前記マッピング回路は、第1の比較処理回路およびピクチャヘッダ検出回路の検出結果とに基づいて、ビデオのタイムスタンプとピクチャとのマッピングを行い、

前配第2のレジスタは1段のスタックで構成され、フレーム間予測技術に従い、ピクチャヘッダ検出回路によって検出されたピクチャのタイプに基づいて、IピクチャまたはPピクチャに対応するビデオのタイムスタンプと入れ替え、

前記第1のビデオ減算回路は、ビデオデコードコア回路の内部遅延時間と外部から指定された第1の値と第2のレジスタから読み出されたビデオのタイムスタンプとに基づいて、ビデオのタイムスタンプから、内部遅延時間と外部から指定された第1の値の和を減算した値を生成し、

前記第2のビデオ減算回路は、タイムスタンプ生成回路 から生成された第2のタイムスタンプから第1のビデオ 減算回路の生成した値を減算した値を生成し、前記第2 の比較処理回路は、外部から指定された第2の値と第2 のビデオ減算回路の生成した値を比較し、

前記同期判定回路は、マッピング回路によってビデオのタイムスタンプとピクチャとのマッピングが行われると、第2の比較処理回路の比較結果に基づいて、ビデオデコードコア回路にスキップ動作またはリピート動作を行わせるための制御信号を生成し、

前記ピデオデコードコア回路では、スキップ動作において、ピデオピットパッファから転送されてくるピクチャが廃棄され、その廃棄されたピクチャについてはデコードが行われず、リピート動作において、ピデオピットパッファから転送されてきたピクチャのピデオ出力が引き続き出力され、

前配ビデオ制御回路から生成されるビデオデコードコア 回路にスキップ動作またはリピート動作を行わせるため の制御信号の誤りを判定して補正するスキップ判定回路 またはリピート判定回路を備えたMPEGシステムデコ ーダ。

10 【請求項4】 請求項2または請求項3に記載のMPE Gシステムデコーダにおいて、

前記ピデオ制御回路から生成されるピデオデコードコア 回路にスキップ動作を行わせるための制御信号が、一定 回数以上連続して生成されたときに、その制御信号を有 効化する第1のスキップ有効化手段を備えたMPEGシ ステムデコーダ。

【請求項 5 】 請求項 2 または請求項 3 に記載の M P E G システムデコーダにおいて、

前記ピデオ制御回路から生成されるピデオデコードコア 回路にスキップ動作を行わせるための制御信号が生成さ れてから一定時間後に、その制御信号を有効化する第2 のスキップ有効化手段を備えたMPEGシステムデコー ダ.

【請求項6】 請求項2または請求項3に記載のMPE Gシステムデコーダにおいて、

前記ビデオ制御回路から生成されるビデオデコードコア 回路にリピート動作を行わせるための制御信号が、一定 回数以上連続して生成されたときに、その制御信号を有 効化する第1のリピート有効化手段を備えたMPEGシ ステムデコーダ。

【請求項7】 請求項2または請求項3に記載のMPE Gシステムデコーダにおいて、

前記ピデオ制御回路から生成されるピデオデコードコア 回路にリピート動作を行わせるための制御信号が生成さ れてから一定時間後に、その制御信号を有効化する第2 のリピート有効化手段を備えたMPEGシステムデコー ダ.

【請求項8】 請求項2または請求項3に記載のMPE Gシステムデコーダにおいて、

回路にスキップ動作を行わせるための制御信号が一定回 数以上連続して生成されたときに、その制御信号を有効 化し、その制御信号が所定の回数連続して生成されてい れば、最初に生成されてから一定時間後に、その制御信 号を有効化するスキップ判定回路を備えたMPEGシス テムデコーダ。

【請求項9】 請求項2または請求項3に記載のMPE Gシステムデコーダにおいて、

前記ビデオ制御回路から生成されるビデオデコードコア 数以上連続して生成されたときに、その制御信号を有効 化し、その制御信号が所定の回数連続して生成されてい れば、最初に生成されてから一定時間後に、その制御信 号を有効化するリピート判定回路を備えたMPEGシス テムデコーダ.

【請求項10】 請求項2~9のいずれか1項に記載の MPEGシステムデコーダにおいて、

前記ピデオデコードコア回路のスキップ動作はBピクチ ャに対して優先的に行われるMPEGシステムデコー ダ.

### 【発明の詳細な説明】

#### [0001]

【産業上の利用分野】本発明はデコーダおよびMPEG (Moving Picture Expert Group ) システムデコーダに 関するものである。

#### [0002]

【従来の技術】マルチメディアで扱われる情報は、膨大 な量でかつ、多種多様であり、これらの情報を高速に処 理することがマルチメディアの実用化を図る上で必要と なってくる。 惰報を高速に処理するためには、データの 50 圧縮・伸長技術が不可欠となる。そのようなデータの圧 縮・伸長技術として「MPEG」方式が挙げられる。こ のMPEG方式は、ISO (International Organizati on for Standardization) / I E C (Intarnational El ectrotechnical Commission ) 傘下のMPEG委員会 (ISO/IEC JTCI/SC29/WGI1) によって標準化されつつあ

【0003】MPEGは3つのパートから構成されてい る、パート1の「MPEGシステムパート」(ISO/IEC 10 IS 1172 Partl:Systems ) では、ビデオデータとオーデ ィオデータの多重化構造(マルチプレクス・ストラクチ ヤ)および同期方式が規定される。パート2の「MPE Gビデオパート」(ISO/IEC IS 1172 Part2:Video )で は、ビデオデータの高能率符号化方式、およびビデオデ ータのフォーマットが規定される。パート3の「MPE Gオーディオパート」 (ISO/IEC IS 1172 Part3: Audio ) では、オーディオデータの高能率符号化方式、およ びオーディオデータのフォーマットが規定される。

【0004】また、MPEGには主にエンコードレート 前記ビデオ制御回路から生成されるビデオデコードコア 20 の違いにより、現在のところ、MPEG-1,MPEG - 2 の 2 つ の 方式 が あ る。 M P E G ビデオ パート で 取 り 扱われるビデオデータは動画に関するものであり、その 動画は1秒間に数十個(例えば、30個)のフレームによ って構成されている。ビデオデータは、シーケンス(Seq uence)、GOP(Group Of Pictures )、ピクチャ、ス ライス(Slice)、マクロプロック(Macroblock)、プロッ クの順に6層の階層構造から成る。MPEG-1におい てフレームはピクチャに対応している。MPEG-2に おいては、フレーム又はフィールドをピクチャに対応さ 回路にリピート動作を行わせるための制御信号が一定回 30 せることもできる。フィールドは、2個で1つのフレー ムを構成している。ピクチャにフレームが対応している 構造はフレーム構造と呼ばれ、ピクチャにフィールドが 対応している構造はフィールド構造と呼ばれる。

> 【0005】MPEGでは、フレーム間予測と呼ばれる 圧縮技術を用いる。フレーム間予測は、フレーム間のデ ータを時間的な相関に基づいて圧縮する。フレーム間予 測では、双方向予測が行われる。双方向予測とは、過去 の再生画像(又は、ピクチャ)から現在の再生画像を予 測する順方向予測と、未来の再生画像から現在の再生画 40 像を予測する逆方向予測とを併用することである。

【0006】この双方向予測は、Iピクチャ(Intra-Pi cture ) , PUDF+ (Predictive-Picture) , BUD チャ (Bidirectionally predictive-Picture) と呼ばれ る3つのタイプのピクチャを規定している。Iピクチャ は、過去や未来の再生画像とは無関係に、独立して生成 される。Pピクチャは順方向予測(過去のIピクチャま たはPピクチャからの予測)により生成される。Bピク チャは双方向予測により生成される。双方向予測におい てBピクチャは、以下に示するつの予測のうちいずれか 1つにより生成される。 □過去のIピクチャまたはPピ クチャからの予測、 ②未来の I ピクチャまたは P ピクチャからの予測、 ③過去および未来の I ピクチャまたは P ピクチャからの予測。そして、これら I . P . B ピクチャがそれぞれエンコードされる。 つまり、 I ピクチャは過去や未来のピクチャが無くても生成される。これに対し、 P ピクチャは過去のピクチャが無いと生成されず、 B ピクチャは過去または未来のピクチャが無いと生成されない。

【0007】フレーム間予測では、まず、Iピクチャが 周期的に生成される。次に、「ピクチャよりも数フレー ム先のフレームがPピクチャとして生成される。このP ピクチャは、過去から現在への一方向(順方向)の予測 により生成される。続いて、Iピクチャの前、Pピクチ ャの後に位置するフレームがBピクチャとして生成され る。このBピクチャを生成するとき、順方向予測、逆方 向予測,双方向予測の3つの中から最適な予測方法が選 択される。一般的に連続した動画では、現在の画像とそ の前後の画像とは良く似ており、異なっているのはその 一部分に過ぎない。そこで、前のフレーム(例えば、I ピクチャ)と次のフレーム(例えば、Pピクチャ)とは 同じであると仮定し、両フレーム間に変化があればその 差分(Bピクチャ)のみを抽出して圧縮する。これによ り、フレーム間のデータを時間的な相関に基づいて圧縮 することができる。

【0008】このようにMPEGビデオパートに準拠し てエンコードされたビデオデータのデータ列(ビットス トリーム) は、MPEGビデオストリーム(以下、ビデ オストリームと略す)と呼ばれる。また、MPEGオー ディオパートに準拠してエンコードされたオーディオデ ータのデータ列は、MPEGオーディオストリーム(以 30 下、オーディオストリームと略す)と呼ばれる。そし て、ビデオストリームとオーディオストリームは、MP EGシステムパートに準拠して時分割多重化され、1本 のデータ列としてのMPEGシステムストリーム(以 下、システムストリームと略す)となる。システムスト リームはマルチプレックスストリームとも呼ばれる。 M PEG-1は主にCD-ROM(Compact Disc-Read Onl y Memory) などの蓄積メディアに対応しており、MPE G-2はMPEG-1をも含む幅広い範囲のアプリケー ションに対応している。

【0009】MPEGパートにおけるエンコードからデコードまでの流れは、以下のようになっている。MPEGシステムエンコーダ(以下、システムエンコーダと略す)は、ビデオデータとオーディオデータのそれぞれを連係を保ちながら別個にエンコードを行い、ビデオストリームとオーディオストリームを生成する。次に、MPEGシステムエンコーダに装備されたマルチプレクサ(Multiplexer)(MUX)は、伝送媒体または配録媒

(Multiplexer) (MUX)は、伝送媒体または配録媒体のフォーマットに適合するように、ビデオストリームとオーディオストリームの多重化を行い、システムスト 50

リームを生成する。そのシステムストリームは、伝送媒体を介してMUXから伝送されるか、または記録媒体に記録される。

【0010】MPEGシステムデコーダ(以下、システムデコーダと略す)に装備されたデマルチプレクサ(Demultiplexer)(DMUX)は、システムストリームをビデオストリームとオーディオストリームに分離する。次に、システムデコーダは各ストリームを個別にデコードして、ビデオのデコード出カ(以下、ピデオ出力という)とオーディオのデコード出力(以下、オーディオ出力という)を生成する。そして、ビデオ出力はディスプレイへ、オーディオ出力はD/A(Digital/Analog)コンパータおよび低周波増幅器を介してスピーカへそれぞれ出力される。

【0011】システムストリームは複数のパック (Pack) で構成され、各パックは複数のパケット (Packet) で構成される。各パケットの中には、複数のアクセスユニットが存在している。アクセスユニットとはデコード 再生を行うときの単位で、ビデオストリームの場合は 1 つのピクチャに対応し、オーディオストリームの場合は 1 つのオーディオフレームに対応している。

【0012】システムエンコーダは、パックの先頭にパックへッダを付与し、パケットの先頭にパケットへッダを付与する。パックヘッダは、SCR(System Clock Reference)と呼ばれる同期再生用の基準時刻等の参照情報を含む。ここで、再生とはピデオ出力とオーディオ出力の外部への出力を意味する。

【0013】パケットヘッダは、統くデータがビデオデータかオーディオデータかを識別するための情報や、タイムスタンプ(Time Stamp)(以下、TSと略す)と呼ばれるデコード再生の時刻を管理するための情報を含む。パケット長は、伝送媒体やアプリケーションに強く依存し、例えば、ATM(Asynchronous Transfer Mode)のように、53パイトと短いものや、CD-ROMのように4096パイトと長いものがある。そして、パケット長の上限は、64K パイトに定められている。

【0014】例えば、CD-ROMにおけるデータの記録は、セクタ(Sector)単位で連続して行われ、そのデータの読み出しは、CD-ROMプレーヤによって毎秒40 75セクタの一定速度で行われる。CD-ROMにおいて、各セクタはそれぞれ1つのパックに対応し、パックとパケットは同じである。

【0015】システムエンコーダは、パケットの中にアクセスユニットの先頭がある場合、パケットヘッダにそのアクセスユニットに対応するTSを付加し、パケットの中にアクセスユニットの先頭がない場合、TSを付加しない。また、システムエンコーダは、パケットの中に2つ以上のアクセスユニットの先頭がある場合、パケットヘッダに最初のアクセスユニットに対応するTSだけを付加する。

【0016】 TSには、PTS (Presentation Time St amp ) とDTS (Decoding Time Stamp ) の2種類があ る。MPEGシステムパートは、STD (System Targe t Decoder ) と呼ばれる仮想的な基準デコーダによっ て、デコードの標準を規定している。STDの基準クロ ックとなるのは、STC(System Time Clock )とよば れる同期信号である。

【0017】PTSは再生出力の時刻を管理するための 情報である。このPTSの精度は、90kHz のクロックで 計測した値が32ビット長で表される。システムデコーダ はPTSとSTCが一致したときに、そのPTSが付加 されているアクセスユニットをデコードし、再生出力を 生成する。

【0018】前記したようにMPEGビデオパートでは フレーム間予測技術を用いるため、IピクチャとPピク チャはBピクチャよりも先行してビデオストリームとし て送出される。このため、システムデコーダは、ビデオ ストリームを受け取ると、そのビデオストリームの各ピ クチャの先頭に付くピクチャヘッダに基づいて、ピクチ ャの順番を元の順番に並び替えてデコードし、ビデオ出 力を生成する。DTSは、ピクチャの並び替え後のデコ ード開始時刻を管理するための情報である。システムエ ンコーダは、PTSとDTSが異なる場合にはその両方 をパケットヘッダに付加し、一致する場合にはPTSだ けを付加する。具体的には、Bピクチャのあるビデオス トリームにおいて、IピクチャとPピクチャが存在する パケットにはPTSとDTSの両方が付加され、Bピク チャが存在するパケットにはPTSだけが付加される。 また、BピクチャのないビデオストリームにおいてはP TSだけが付加される。

【 0 0 1 9 】 S C R は S T C の値をシステムエンコーダ で意図された値にセットしたり校正したりするための情 報である。このSCRの精度は、MPEG-1では90kH z のクロックで計測した値が32ビット長で表され、MP EG-2では27kHz のクロックで計測した値が42ピット 長で表される。SCRは、MPEG-1では5パイト で、MPEG-2では6パイトで伝送され、システムデ コーダは、その最終パイトの到着の瞬間にSCRの値に 応じてSTCをセットする。

例を示す。1つのパックはパックヘッダH及び各パケッ トV1, V2, A1…V6, V7から構成される。パケ ットは、ビデオデータの各パケットV1~V1とオーデ イオデータの各パケットA1~A3とを含む。これらの パケットは、ビデオデータ及びオーディオデータの一方 について見れば番号順に並べられているものの、ビデオ データパケット及びオーディオデータパケットは相手の 中に混在している。例えば、ビデオデータのパケットV 1, V2の次にはオーディオデータのパケットA1が統 き、その次にはビデオデータのパケットV3が続き、更 50

にその後にはオーディオデータのパケットA2,A3が 続いている。ここで、パックヘッダHにはSCRが、パ ケットV1のパケットヘッダにはPTS(٧1)が、パケッ トA1のパケットヘッダにはPTS(AI)が、パケットV 6 のパケットヘッダには P T S (V6)がそれぞれ付加され ている。従って、図10(b)に示すように、各パケッ ト V 1 ~ V 5 でアクセスユニットαが、図 1 0 (c) に 示すように各パケットA1~A3でアクセスユニットβ が、図10(d)に示すように各パケットV6、V7で 10 アクセスユニットァが構成される。この場合、アクセス ユニット $\alpha$ 、 $\gamma$ はそれぞれ1つのピクチャに対応し、ア クセスユニット β は 1 つのオーディオフレームに対応し ている。尚、図10 (a) ~図10 (d) では、DTS については省略してある。

【0021】図11は、従来のシステムデコーダ111 のプロック回路を示す。システムデコーダ111は、M ーダ113、及びオーディオビデオパーサ (AVパー サ) 114から構成される。AVパーサ114内にはデ 20 マルチプレクサ (Demultiplexer) (DMUX) 115 が備えられている。

【0022】AVパーサ114は、外部から転送されて きたシステムストリームを入力する。DMUX115 は、システムストリームのパケットヘッダに基づいて、 システムストリームをビデオストリームとオーディオス トリームに分離する。すなわち、図10 (a) に示すシ ステムストリームは、ビデオデータの各パケットV1~ V7から構成されるビデオストリームと、オーディオデ ータの各パケットA1~A3から構成されるオーディオ 30 ストリームとに分離される。

【0023】また、AVパーサ114は、システムスト リームからSCR,オーディオのPTS(以下、PTS (A) という), ビデオのPTS (以下、PTS(V) とい う) をそれぞれ分離する。そして、AVパーサ114 は、オーディオストリーム、SCR、PTS(A) をそれ ぞれオーディオデコーダ112へ出力し、ビデオストリ ーム, SCR, PTS(V) をそれぞれビデオデコーダ1 13へ出力する。

【0024】オーディオデコーダ112は、オーディオ 【0020】図10(a)は、システムストリームの一 40 ストリームをMPEGオーディオパートに準拠してデコ ードし、オーディオ出力を生成する。ビデオデコーダ1 13は、ビデオストリームをMPEGビデオパートに準 拠してデコードし、ビデオ出力を生成する。ビデオ出力 はディスプレイ116へ、オーディオ出力はD/Aコン パータおよび低周波増幅器を備えたオーディオ再生装置 117を介してスピーカ118へそれぞれ出力される。 【0025】ここで、オーディオデコーダ112及びビ デオデコーダ113はそれぞれ、SCRとPTSに基づ いてオーディオ出力とビデオ出力の同期再生を行う。す なわち、オーディオデコーダ112は、SCRとPTS

40

50

12

(A) (PTS(AI)) に基づいてオーディオ出力の再生時刻(再生タイミング)を設定し、図10(d)に示すように、アクセスユニットァの再生を時刻t3で開始する。ビデオデコーダ113は、SCRとPTS(V)(PTS(VI)、PTS(V6))に基づいてビデオ出力の再生時刻(再生タイミング)を設定し、図10(b)及び図10(c)に示すように、各アクセスユニットα、βの再生を各時刻t1、t2で開始する。このとき、オーディオデコーダ112におけるオーディオ出力の再生時刻の設定と、ビデオデコーダ113におけるビデオ出力の再生時刻の設定とは、各PTS(A)、PTS(V)に従ってそれぞれ別個に行われる。

#### [0026]

【発明が解決しようとする課題】オーディオ出力とビデオ出力の同期再生においては、「リップシンク」を考にする必要がある。リップシンクとは、ディスプレイにいいると音声との同期がとれているとはをいう。ロの動きよりも音声の方が早くなったりする状態を、リップシンクにずれが見いるという。リップシンクのずれは、人間の聴覚の検知限界以下であれば問題とはならない。しかし、検知限以上であると視聴者は進和感を覚える。一般に、リッシンクのずれの検知限界は、約数ミリ秒であるといわれている。

【0028】そこで、上配のような欠点を克服するために、PTS(V)とPTS(A)の差分の算出結果に応じてビデオ出力またはオーディオ出力のいずれか一方を遅いることにより、両者の同期を図る方法が提案されている。しかし、この方法は、ビデオ出力またはオーディオ出力を遅延させるための遅延メモリを必要とする。これは、AVパーサ114に対するソフトウェア的な有を重くし、AVパーサ114の動作に支障をきたす。

【0029】本発明は上配問題点を解決するためになさ

れたものであり、オーディオ出力とビデオ出力の同期を十分にとることが可能なデコーダおよびMPEGジステムデコーダを提供することにある。
【0030】

【課題を解決するための手段】請求項1に記載の発明 は、デコード回路に所定の動作を行わせるための制御信 号が一定回数以上連続して生成されたときに、その制御 信号を有効と判定することをその要旨とする。

【0031】請求項2に記載の発明は、外部から転送さ れてきたMPEGシステムストリームについて、MPEGシステムストリームのパケットヘッダに基づき、MP EG システムストリームをMPEG ビデオストリームと MPEGオーディオストリームに分離するデマルチプレ クサと、MPEGシステムストリームからSCRとオーディオのタイムスタンプとビデオのタイムスタンプとを それぞれ分離する分離手段と、オーディオレジスタとオ ーディオピットバッファとオーディオデコードコア回路 とオーディオ制御回路とから構成されるMPEGオーデ ィオデコーダと、ビデオレジスタとビデオビットバッフ ァとビデオデコードコア回路とビデオ制御回路とから構 成されるMPEGビデオデコーダとを備えたMPEGシ ステムデコーダであり、前記オーディオレジスタは、分 離手段から転送されてきたオーディオのタイムスタンプ を順次蓄積し、前記オーディオピットパッファは、デマ ルチプレクサから転送されてきたオーディオストリーム を順次蓄積し、前記オーディオデコードコア回路は、ビ ットパッファから読み出されたオーディオストリームを MPEGオーディオパートに準拠してデコードし、オー ディオ出力を生成し、前記オーディオ制御回路は、MP EGオーディオデコーダにおけるデコード処理時間を計 算し、そのデコード処理時間と、分離手段から転送され てきたSCRと、レジスタから読み出されたオーディオ のタイムスタンプとに基づいてオーディオ出力の再生タ イミングを計算し、その再生タイミングに従ってデコー ドコア回路を制御し、前記ピデオレジスタは、分離手段 から転送されてきたビデオのタイムスタンプを順次密積 し、前記ピデオピットバッファは、デマルチプレクサか ら転送されてきたビデオストリームを順次蓄積し、前記 ビデオデコードコア回路は、ビットパッファから読み出 されたビデオストリームをMPEGビデオパートに準拠、 してデコードし、ビデオ出力を生成し、前記ビデオ制御 回路は、MPEGビデオデコーダにおけるデコード処理 時間を計算し、そのデコード処理時間と、分離手段から 転送されてきたSCRと、レジスタから読み出されたビ デオのタイムスタンプとに基づいてビデオ出力の再生タ イミングを計算し、その再生タイミングに従ってデコー ドコア回路を制御し、前配MPEGオーディオデコーダ は、オーディオピットバッファの内部選延時間とオーデー ィオデコードコア回路の内部遅延時間とオーディオレジ スタから読み出されたオーディオのタイムスタンプとに<sup>C</sup>

基づいて第2のタイムスタンプを生成し、前記ビデオ制 御回路は、ビデオのタイムスタンプとピクチャとのマッ ピングを行い、ビデオデコードコア回路の内部遅延時間 とビデオレジスタから読み出されたビデオのタイムスタ ンプと第2のタイムスタンプとに基づいて、ビデオデコ ードコア回路にスキップ動作またはリピート動作を行わ せ、前記ビデオ制御回路から生成されるビデオデコード コア回路にスキップ動作またはリピート動作を行わせる ための制御信号の誤りを判定して補正するスキップ判定 回路またはリピート判定回路を備えたことをその要旨と する。請求項3に記載の発明は、外部から転送されてき たMPEGシステムストリームについて、MPEGシス テムストリームのパケットヘッダに基づき、MPEGシ ステムストリームをMPEGピデオストリームとMPE Gオーディオストリームに分離するデマルチプレクサ と、MPEGシステムストリームからSCRとオーディ オのタイムスタンプとビデオのタイムスタンプとをそれ ぞれ分離する分離手段と、オーディオレジスタとオーデ ィオピットバッファとオーディオデコードコア回路とオ ーディオ制御回路とから構成されるMPEGオーディオ デコーダと、ビデオレジスタとビデオビットパッファと ビデオデコードコア回路とビデオ制御回路とから構成さ れるMPEGビデオデコーダとを備えたMPEGシステ ムデコーダであり、前記オーディオレジスタは、FIF 〇構成で、分離手段から転送されてきたオーディオのタ イムスタンプを順次蓄積し、前記オーディオピットバッ ファはFIFO構成のRAMから成り、デマルチプレク サから転送されてきたオーディオストリームを順次蓄積 し、前記オーディオデコードコア回路は、ビットバッフ ァから読み出されたオーディオストリームをMPEGオ ーディオパートに準拠してデコードし、オーディオ出力 を生成し、前記オーディオ制御回路は、ピットバッファ からオーディオストリームが読み出されるのに要する時 間と、デコードコア回路におけるデコード処理時間とか らMPEGオーディオデコーダにおけるデコード処理時 間を計算し、そのデコード処理時間と、分離手段から転 送されてきたSCRと、レジスタから読み出されたオー ディオのタイムスタンプとに基づいてオーディオ出力の 再生タイミングを計算し、その再生タイミングに従って デコードコア回路を制御し、前記ビデオレジスタは、F IFO構成で、分離手段から転送されてきたビデオのタ イムスタンプを順次蓄積し、前記ピデオピットパッファ はFIFO構成のRAMから成り、デマルチプレクサか ら転送されてきたビデオストリームを順次蓄積し、前記 ピデオデコードコア回路は、ピットパッファから読み出 されたビデオストリームをMPEGビデオパートに準拠 してデコードし、ビデオ出力を生成し、前記ビデオ制御 回路は、ビットパッファからビデオストリームが読み出 されるのに要する時間と、デコードコア回路におけるデ コード処理時間とからMPEGビデオデコーダにおける

デコード処理時間を計算し、そのデコード処理時間と、 分離手段から転送されてきたSCRと、レジスタから読 み出されたビデオのタイムスタンプとに基づいてビデオ 出力の再生タイミングを計算し、その再生タイミングに 従ってデコードコア回路を制御し、前記MPEGオーデ ィオデコーダは、遅延時間算出回路とオーディオ減算回 路と加算回路とサンプリング周波数検出回路とを備えた タイムスタンプ生成回路を備え、前記遅延時間算出回路 は、オーディオピットパッファの内部遅延時間を算出 し、前記オーディオ減算回路は、オーディオピットバッ ファの内部遅延時間とオーディオデコードコア回路の内 部遅延時間とオーディオレジスタから読み出されたオー ディオのタイムスタンプとに基づいて、オーディオのタ イムスタンプから各内部遅延時間の和を減算した値を生 成し、前記サンプリング周波数検出回路は、オーディオ ストリームからオーディオデータのサンプリング周波数 を検出し、そのサンプリング周波数に対応したクロック を生成し、前記加算回路は、オーディオ減算回路の生成 した値と前記クロックを加算して第2のタイムスタンプ を生成し、前記ピデオ制御回路は、ライトアドレス検出 回路とリードアドレス検出回路とピクチャヘッダ検出回 路とマッピング回路と第2のレジスタと同期判定回路と 第1および第2の比較処理回路と第1および第2のビデ オ減算回路とを備え、前記ライトアドレス検出回路は、 外部から転送されてきたビデオストリームにおけるビデ オのタイムスタンプが付加されていたパケットがビデオ ピットパッファに書き込まれるときに、そのパケットの ビデオビットパッファにおけるアドレスを検出し、前記 ビデオレジスタは、ライトアドレス検出回路によって検 出されたアドレスとピデオのタイムスタンプとを対応付 けて順次蓄積し、前記リードアドレス検出回路は、ビデ オビットパッファから読み出されたビデオストリームの アドレスを検出し、前記ピクチャヘッダ検出回路は、ピ デオピットバッファに書き込まれたピデオストリームの 各ピクチャの先頭に付くピクチャヘッダを検出し、その ピクチャヘッダに規定されているピクチャのタイプを検 出し、前記第1の比較処理回路は、ビデオピットパッフ ァから読み出されたビデオストリームのアドレスと、ビ デオレジスタから読み出されたピデオのタイムスタンプ に対応するアドレスとを比較し、両アドレスが一致する かどうかを検出し、前記マッピング回路は、第1の比較 処理回路およびピクチャヘッダ検出回路の検出結果とに 基づいて、ビデオのタイムスタンプとピクチャとのマッ ピングを行い、前記第2のレジスタは1段のスタックで 構成され、フレーム間予測技術に従い、ピクチャヘッダ 検出回路によって検出されたピクチャのタイプに基づい。 て、IピクチャまたはPピクチャに対応するビデオのタ イムスタンプを、Bピクチャに対応するピデオのタイム スタンプと入れ替え、前配第1のビデオ減算回路は、ビ デオデコードコア回路の内部遅延時間と外部から指定さ、

れた第1の値と第2のレジスタから読み出されたビデオ のタイムスタンプとに基づいて、ビデオのタイムスタン プから、内部遅延時間と外部から指定された第1の値の 和を被算した値を生成し、前記第2のピデオ減算回路 は、タイムスタンプ生成回路から生成された第2のタイ ムスタンプから第1のビデオ減算回路の生成した値を減 算した値を生成し、前記第2の比較処理回路は、外部か ら指定された第2の値と第2のビデオ減算回路の生成し た値を比較し、前記同期判定回路は、マッピング回路に よってピデオのタイムスタンプとピクチャとのマッピン グが行われると、第2の比較処理回路の比較結果に基づ いて、ビデオデコードコア回路にスキップ動作またはリ ピート動作を行わせるための制御信号を生成し、前記ピ デオデコードコア回路では、スキップ動作において、ビ デオピットバッファから転送されてくるピクチャが廃棄 され、その廃棄されたピクチャについてはデコードが行 われず、リピート動作において、ビデオビットバッファ から転送されてきたピクチャのピデオ出力が引き続き出 力され、前記ビデオ制御回路から生成されるビデオデコ ードコア回路にスキップ動作またはリピート動作を行わ せるための制御信号の誤りを判定して補正するスキップ 判定回路またはリピート判定回路を備えたことをその要 旨とする。

【0032】 請求項4に記載の発明は、請求項2または 請求項3に記載のMPEGシステムデコーダにおいて、 前記ビデオ制御回路から生成されるビデオデコードコア 回路にスキップ動作を行わせるための制御信号が、一定 回数以上連続して生成されたときに、その制御信号を有 効化する第1のスキップ有効化手段を備えたことをその 要旨とする。

【0035】 請求項7に配載の発明は、請求項2または 請求項3に配載のMPEGシステムデコーダにおいて、 前配ビデオ制御回路から生成されるビデオデコードコア 回路にリピート動作を行わせるための制御倡号が生成されてから一定時間後に、その制御倡号を有効化する第2 のリピート有効化手段を備えたことをその要旨とする。 【0036】 請求項8に配載の発明は、請求項2または 請求項3に配載のMPEGシステムデコーダにおいて、前配ビデオ制御回路から生成されるビデオデコードコア回路にスキップ動作を行わせるための制御信号が一定回数以上連続して生成されたときに、その制御信号が所定の回数連続して生成されていら一定時間後に、その制御信号が所定の回数を備えたことをその要目を有効化するスキップ判定回路を備えたことをその要目とする。

16

【0037】 請求項9に配載の発明は、請求項2または 請求項3に配載のMPEGシステムデコーダにおいて 前配ビデオ制御回路から生成されるピデオデコードン 回路にリピート動作を行わせるための制御信号が一定回 数以上連続して生成されたときに、その制御信号を 化し、その制御信号が所定の回数連続して生成されてい れば、最初に生成されてから一定時間後に、その制御信 号を有効化するリピート判定回路を備えたことをその要 旨とする。

【0038】請求項10に配載の発明は、請求項2~9のいずれか1項に配載のMPEGシステムデコーダにおいて、前記ピデオデコードコア回路のスキップ動作はBピクチャが優先して行われることをその要旨とする。

【作用】請求項1に記載の発明によれば、デコード回路 に所定の動作を行わせるための制御信号が一定回数以上 連続して生成されたときに、その制御信号を有効と判定 することができる。

【0040】請求項2または請求項3に記載の発明によれば、MPEGオーディオデコーダの内部遅延時間は、オーディオピットバッファの内部遅延時間とオーディオピットバッファの内部遅延によって規定される。そして、各遅延時間とオーディオのタイムスタンプが生成とスタンプが生成となる。MPEGピデオデコーダでは、その第2のタイムスタンのタイとに基づいて、とびデオデコードコア回路にスキップ動作またはリピデオデコードコア回路にスキップ動作またはリピデオデコードコア回路にスキップ動作または明正の時間が変化しても、各出力の同期を十分にとることができる。

【0041】 請求項3に配載の発明によれば、外部から 指定された第1の値を調整することにより、オーディオ 出力の位相とピデオ出力の位相とを任意にずらすことが できる。また、外部から指定された第2の値を調整する ことにより、オーディオ出力とピデオ出力の同期の精度 を任意に設定することができる。そして、制御信号の誤 りを判定して補正することにより、各出力の同期をさら に正確にとることができる。

【0042】 請求項4または請求項6 に配載の発明によれば、制御信号が一定回数以上連続して生成されないと、その制御信号は有効化されない。 すなわち、制御信号が一定回数未満しか連続して生成されない場合、その

50

18

制御信号は誤りであると判定されて補正される。その結 果、各出力の同期をさらに正確にとることができる。

【0043】 請求項5または請求項7に記載の発明によ れば、制御信号が生成されてから一定時間後でないと、 その制御信号は有効化されない。その結果、各出力の同 期をさらに正確にとることができる。

【0044】請求項8または請求項9に記載の発明によ れば、請求項4と請求項5または請求項6と請求項7を 併用することにより、各発明の相乗作用によりさらに効 果を高めることができる。

【0045】請求項10に記載の発明によれば、優先度 の低いBピクチャをIピクチャやPPピクチャよりも優 先してスキップすることにより、再生される動画に生じ るコマ落ちが少なくなり、動画の動きが滑らかなものに なる。

#### [0046]

#### 【寒旆例】

(第1実施例) 本発明の一実施例に従うMPEGシステ ムデコーダを図面を参照しつつ説明する。図1は、本実 施例のMPEGシステムデコーダ1のプロック回路を示

【0047】システムデコーダ1は、MPEGオーディ オデコーダ2、MPEGピデオデコーダ3、オーディオ ビデオパーサ (AVパーサ) 4を備えている。AVパー サ4は、デマルチプレクサ(Demultiplexer )(DMU X) 5を備えており、外部機器 (例えば、ビデオCDプ レーヤ)から転送されてきたMPEGシステムストリー ムを入力する。DMUX5は、システムストリームのパ ケットヘッダに従いシステムストリームをMPEGビデ オストリームとMPEGオーディオストリームに分離す る。AVパーサ4は、システムストリームからSCR, オーディオのPTS (以下、PTS(A) という) , ビデ オのPTS(以下、PTS(V) という)をそれぞれ分離 する。オーディオストリーム,SCR,PTS(A) は、 それぞれオーディオデコーダ2へ出力され、ビデオスト リーム, SCR, PTS(V) は、それぞれビデオデコー ダ3へ出力される。

【0048】オーディオデコーダ2は、レジスタ11. ピットパッファ12、デコードコア回路13、制御回路 14を備えている。レジスタ11はFIFO (First-In 40 -First-Out) 構成で、PTS(A) を順次蓄積する。ピッ トパッファ12はFIFO構成のRAM (Random Acces s Memory) から成り、オーディオストリームを順次蓄積 する。デコードコア回路13は、ビットパッファ12か ら供給されたオーディオストリームをMPEGオーディ オパートに準拠してデコードし、オーディオ出力を生成 する。制御回路14は、オーディオデコーダ2における デコード処理時間すなわち、オーディオデコーダ2の内 部遅延時間と、SCRおよびPTS(A)とを基にオーデ ィオ出力の再生時刻(再生タイミング)を計算し、その

計算結果に従ってデコードコア回路13を制御する。 【0049】ビデオデコータ3は、レジスタ21、ビッ トパッファ 2 2, デコードコア回路 2 3, 制御回路 2 4 を備えている。レジスタ21はFIFO構成で、PTS (V)を順次蓄積する。ビットパッファ 2 2 は F I F O 構 成のRAMから成り、ビデオストリームを順次蓄積す る。デコードコア回路23は、ビットパッファ22から 供給されたビデオストリームをMPEGビデオパートに 準拠してデコードし、ビデオ出力を生成する。 制御回路 10 24は、ビデオデコーダ3におけるデコード処理時間、 すなわちビデオデコーダ3の内部遅延時間と、SCRお よびPTS(V)とを基にビデオ出力の再生時刻を計算 し、その計算結果に従ってデコードコア回路23を制御 する。

【0050】そして、ビデオ出力はディスプレイ25 へ、オーディオ出力はD/Aコンパータ(図示略)およ び低周波増幅器(図示略)を備えたオーディオ再生装置 26を介してスピーカ27へそれぞれ出力される。

【0051】AVパーサ4は、外部から転送されてきた 20 図10Aに示すような構成のシステムストリームを入力 すると、ビデオデータの各パケットV1~V7から構成 されるピデオストリームと、オーディオデータの各パケ ットA1~A3から構成されるオーディオストリームと に分離する。

【0052】オーディオデコーダ2は、オーディオデコ ーダ2の内部遅延時間と、SCRおよびPTS(A) (P TS(A1)) とを基にオーディオ出力の再生時刻を設定 し、図10Bに示すように、アクセスユニットャの再生 を時刻 t 3 で開始する。更に詳しく説明すると、制御回 路 1 4 はレジスタ 1 1 から P T S (AI)を読み出し、ビッ トパッファ12からオーディオストリームを読み出して デコードコア回路13へ転送する。このとき、制御回路 14は、オーディオデコーダ2の内部遅延時間と、SC RおよびPTS(A1)とを基にオーディオ出力の再生時刻 を計算する。 デコードコア回路13は、MPEGオーデ ィオパートに準拠してオーディオストリームの各パケッ トA1~A3をデコードして、オーディオ出力を生成す る。制御回路14は、計算された再生時刻(外部への出 力時刻)に従ってオーディオ出力が再生されるようにデ コードコア回路13を制御する。

【0053】ところで、オーディオデコーダ2の内部遅 延時間は、ピットパッファ12からオーディオストリー ムが読み出されるのに要する時間(ピットパッファ12 の内部遅延時間)と、デコードコア回路13におけるデ コード処理時間(デコードコア回路13の内部遅延時 間)との和である。ピットバッファ12の内部遅延時間 は、ビットパッファ12におけるオーディオストリーム の占有量によって変化し、その占有量が大きいほど内部 遅延時間も大きくなる。デコードコア回路13の内部遅 延時間は一定である。レジスタ11からPTS(A) が読

み出されるのに要する時間は、ビットバッファ12の内部遅延時間に比べて小さく、制御回路14における信号処理時間と合わせても無視できる程度である。

【0054】ビデオデコーダ3は、ビデオデコーダ3の 内部遅延時間と、SCRおよびPTS(V) (PTS(V 1)、 PTS(V6)) とを基にビデオ出力の再生時刻を設定 し、図10日、図10日に示すように、各アクセスユニ ットα, βの再生を各時刻 t 1, t 2 で開始する。詳し く説明すると、制御回路 2 4 は P T S (V1), P T S (V6) をそれぞれレジスタ21から読み出し、ピットバッファ 2 2 からビデオストリームを読み出してデコードコア回 路23へ転送する。制御回路24は、ビデオデコーダ3 の内部遅延時間と、SCRおよび各PTS(AI)、PTS (V6)とを基にビデオ出力の再生時刻を計算する。デコー ドコア回路 2 3 は、MPEGビデオパートに準拠してビ デオストリームの各パケットV1~V7をデコードし、 ビデオ出力を生成する。制御回路24は、計算された再 生時刻(外部への出力時刻)に従ってビデオ出力が再生 されるようにデコードコア回路23を制御する。

【0055】ところで、ビデオデコーダ3の内部遅延時間は、ビットパッファ22からビデオストリームが読み出されるのに要する時間(ビットパッファ22の内部遅延時間)と、デコードコア回路23におけるデコード処理時間(デコードコア回路23の内部遅延時間は、ビットパッファ22におけるピデオストリームの占有量によって変化し、その占有量が大きいほど内部遅延時間は一定なる。新御回路24は、PTS(V)が読み出されるのに要する時間がビットパッファ22の内部遅延時間と同一になるようにレジスタ21を制御する。

【0056】オーディオデコーダ2におけるオーディオ出力の再生時刻の設定と、ビデオデコーダ3におけるビデオ出力の再生時刻の設定とは、各PTS(A), PTS(V)に従ってそれぞれ別個に行われる。

【0057】このように、本実施例においては、SCRおよびPTSだけでなく、各デコーダ2、3の内部遅延時間も考慮してオーディオ出力およびビデオ出力の再生時刻が設定される。このことは、オーディオ出 とビデオ出力の同期(リップシンク)を十分にとることを可能 40にする。このことは、ビデオ出力及びオーディオ出力のうちいずれか一方を遅延させるための遅延メモリを設けることによる回路規模およびコストの増大を回避することを可能にする。

【0058】(第2実施例)本発明の第2実施例を図2~図5に従って説明する。尚、本実施例において、第1 実施例と同じ構成部材については符号を等しくしてその詳細な説明を省略する。

【0059】図2は、本実施例のMPEGシステムデコーダ31のプロック回路を示す。システムデコーダ31

は、MPEGオーディオデコーダ32、 MPEGビデオデコーダ33、及びAVパーサ4を備えている。<math>AVパーサ4はデマルチプレクサ(DMUX)5を備えている。

【0060】AVパーサ4は分離したオーディオストリーム、SCR、PTS(A) をそれぞれオーディオデコーダ32へ出力し、ビデオストリーム、PTS(V) をそれぞれビデオデコーダ33へ出力する。ここで、本実施例では、第1実施例と異なり、AVパーサ4はビデオデコーダ33へSCRを提供しない。

【0061】オーディオデコーダ32は、レジスタ11. ピットバッファ12. デコードコア回路13, 制御回路14. 及びタイムスタンプ生成回路41を備えている。タイムスタンプ生成回路41は、後記するように、タイムスタンプA:-PTS(以下、A:-PTSと略す)を生成する。制御回路14は、レジスタ11, ピットバッファ12及びデコードコア回路13と同様に、タイムスタンプ生成回路41も制御する。尚、制御回路14は、S.C.R.およびPTS(A)を基にオーディオ出力の再生時刻(再生タイミング)を計算し、オーディオデコーダ32の内部遅延時間については考慮しない。

【0062】ビデオデコーダ33は、レジスタ21、ビットパッファ22、デコードコア回路23、及び制御回路42は、ビデオ出力の再生時刻を計算し、その計算結果に従ってデコードコア回路23を制御する。その再生時刻は、タイムスタンプ生成回路41から生成されたA・PTSと、ビデオデコーダ33のデコード処理時間、すなわちビデオデコード遅延時間以下、ビデオデコード遅延時間では、ビットパッファ22の内部遅延時間 V D と、デコードコア回路23の内部遅延時間 V D と、デコードコア回路23の内部遅延時間 V D との和である。

【0063】図3は、タイムスタンプ生成回路41のプロック回路を示す。タイムスタンプ生成回路41は、遅延時間算出回路51、減算回路52、サンプリング周波数検出回路53、及び加算回路54を備えている。遅延時間4日回路51は、ピットバッファ12の内部遅延時間ADを算出する。内部遅延時間ADはピットバッファ12におけるオーディオストリームの占有量によって変化し、占有量が大きいほど内部遅延時間ADも大きくなる。減算回路52は、レジスタ11から読み出されたPTS(A)から内部遅延時間AD及びデコードコア回路13の内部遅延時間AD及びデコードコア回路13の内部遅延時間AD及びデコードコア回路13の内部遅延時間AD及びデコードコア回路13の内部遅延時間AD及びデコードコア回路1

【0064】A<sub>1</sub>-PTS=PTS(A) -AD-ΔA 従って、A<sub>1</sub>-PTSには、PTS(A) に対して各内部遅 延時間AD、ΔAの影響が加味される。内部遅延時間Δ Aは一定値である。

【0065】サンプリング周波数検出回路53は、オー ディオストリームからオーディオデータのサンプリング 周波数を検出し、そのサンプリング周波数に対応したク ロック信号CKを生成する。このサンプリング周波数 は、CD(Compact Disc)の規格では44.1kHz に定められ ている。加算回路54は、A:-PTSとクロックCKを 加算してA:-PTSを生成する。ここで、A:-PTSに クロックCKを加算するのは、リアルタイムにA:-PT Sを生成するためである。前記したように、PTS(A) は、パケットの中にオーディオフレーム(又は、アクセ スユニット)の先頭がある場合、そのパケットのパケッ トヘッダに付加される。しかし、パケットの中にオーデ ィオフレームの先頭がない場合、PTS(A) は付加され ない。パケットの中に2つ以上のオーディオフレームの 先頭がある場合、最初のオーディオフレームに対応する PTS(A) だけが、そのパケットのパケットヘッダに付 加される。パケットの中にオーディオフレームの先頭が ある場合でも、そのパケットのパケットヘッダに必ずP TS(A) が付加されているとは限らない。このようにP TS(A) が付加されることにより、レジスタ11からは PTS(A) が間欠的にしか読み出されない。従って、タ イムスタンプ生成回路 41は、レジスタ11からPTS (A) が読み出されないとき、前に読み出されたPTS (A) からA<sub>1</sub>-PTSを生成し、そのA<sub>1</sub>-PTSにクロッ タイムスタンプ生成回路41は、リアルタイムにA:-P TSを生成する。そのA:-PTSは、レジスタ1.1から 新たな P T S (A) が読み出される度に、それ以前に生成 されたA:-PTSとは関係なく、新たに生成される。 【0066】 このように、タイムスタンプ生成回路 41 は、オーディオデコーダ32の内部遅延時間 (= A D + Δ A ) と、オーディオデータのサンプリング周波数に対 応したクロックCKとを基にA:-PTSを生成する。従 って、A:-PTSには、PTS(A) に対して各内部遅延 時間AD、 ΔAおよびクロックCKの影響が加味され

【0067】図4は、ビデオデコーダ33のブロック回路を示す。制御回路42は、ライトアドレス検出回路61、リードアドレス検出回路62、ピクチャヘッダ検出回路63、マッピング回路64、レジスタ65、同期判定回路66、第1及び第2比較処理回路67,70、第1及び第2減算回路68,69、及び各回路61~70を制御する制御コア回路71を備えている。制御コア回路71は、ピットバッファ22及びデコードコア回路23も制御する。

【0068】 ライトアドレス検出回路61は、ビットバッファ22にビデオストリームが蓄積されるとき、PTS(V) が付加されていたパケットのアドレス Addを検出する。詳しく説明すると、AVパーサ4は、ビデオストリームからPTS(V) を分離し、ビットバッファ22が 50

そのビデオストリームを蓄積し、レジスタ21がそのPTS(V)を蓄積する。このとき、ライトアドレス検出回路61は、PTS(V)が分離されることなく、それを付加したビデオストリームがピットパッファ22に称きシットのアドレスAddを検出する。このことは、その検応レストのアドレスAddが、PTS(V)のアドレスにアドレストのアドレストのアドレスに対応として、パケットのデータ量による。このように、パケットのデータをして、AddをPTS(V)のアドレスに対応させることがでは、以下の理由による・パケットのデータ量によりに、パケットのデータ量によりに、アTS(V)のデータ量は十分にレンスに対応でして、以下の理由による・パケットのデータ量によりに対応でして、以下のデータ量は十分にレジットのデータは変化しない。

【0069】制御コア回路71は、検出されたアドレス AddをPTS(V) と対応付けてレジスタ21に順次蓄積 する。レジスタ21は例えば、(n+1)段のスタック で構成されている。レジスタ21には、ビデオストリー ムから順次分離された (n+1) 個の各PTS(V。) ~ PTS(V...) が、対応する各アドレスAdd。~Add 20 ・・・ とワンセットで順次密積される。リードアドレス検 出回路62は、ビットバッファ22から読み出されたビ デオストリームのアドレスを検出する。ピクチャヘッダ 検出回路63は、ビットバッファ22に書き込まれたビ デオストリームの各ピクチャの先頭に付くピクチャヘッ ダを検出し、その各ピクチャヘッダに規定されているピ クチャのタイプ(I、P、B)をそれぞれ検出する。制 御コア回路71は、その検出結果に従って、ビットパッ ファ22から一定の周期毎に1つのピクチャ分のビデオ ストリームを読み出す。

【0070】第1比較処理回路67は、ピットバッファ22から読み出されたビデオストリームのアドレスと、レジスタ21から読み出されたPTS(V) (PTS(V。))に対応するアドレスAdd (Add。)とを比較し、両アドレスが一致するかどうかを判定する。マッピング回路64は、第1比較処理回路67の判定結果とピクチャヘッダ検出回路63の検出結果に従って、PTS(V)とピクチャとのマッピングを行う。このマッピングについては以下に説明する。

 •・・・)は I ピクチャ I 1 、 P ピクチャ P 1 に対応した P T S (V) である。そして、各 P T S (V• ) 、 P T S (V
•・・)には各アドレス A dd。 、 A dd。 、 が対応し、各 P T S (V• ) 、 P T S (V• ) もよび各アドレス A dd。 、 A dd。 、 はレジスタ 2 1 に密積されている。 図 5 (a)に示すピデオストリームは、ピットバッファ 2 2 内では、図 5 (b)に示すように、各 P T S (V• ) 、 P T S (V• ) が除かれた状態で密積される。

【0072】 ピットパッファ22からビデオストリーム が読み出されると、リードアドレス検出回路62はその ビデオストリームのアドレスを検出し、第1比較処理回 路67はそのアドレスと、レジスタ21に密積されてい るアドレスAdd。とを比較する。ピクチャヘッダ検出回 路63は、読み出されたビデオストリームのピクチャの 先頭に付くピクチャヘッダを検出する。 第1比較処理回 路67がその両アドレスが一致していると判定すると、 マッピング回路64は、検出されたピクチャヘッダが先 頭に付くピクチャ (この場合、BピクチャB2) が、ア ドレスAdd。(すなわち、PTS(V。))に対応してい ると判定する。具体的には、図5 (a) に示すように、 マッピング回路 6 4 は、PTS(V.) に対応するのはB ピクチャB1ではなくBピクチャB2であり、PTS(V ... ) に対応するのはBピクチャB3ではなく I ピクチ ャ【1であることを判定する。この判定動作がマッピン グである.

【0073】 このように、本実施例においては、各回路62~64,67がピットバッファ22の内部遅延時間VDを算出するのと同等の動作を行う。すなわち、ピットバッファ22からデコードコア回路にピデオストリームが提供されるときに、各ピクチャとPTS(V)の対応30付けを行うことが、内部遅延時間VDの算出に相当する。そのため、レジスタ21から読み出されたPTS(V)に対して、ピットバッファ22の内部遅延時間VDの影響が加味されている。ピデオデコーダ33における各回路62~64,67の動作は、オーディオデコーダ32における遅延時間取出回路51の動作に対応する。その内部遅延時間取出回路51の動作に対応する。その内部遅延時間VDは、その占有量によって変化し、その占有量が大きいほど内部遅延時間VDも大きくなる。40

【0074】レジスタ65は1段のスタックで構成され、フレーム間予測技術に従う動作を行う。その動作は、ピクチャヘッダ検出回路63によって検出されたピクチャのタイプ(I, P, B)に応じて、IピクチャまたはPピクチャに対応するPTS(V)と、Bピクチャに対応するPTS(V)とを入れ替える。

【0075】第1減算回路68は、レジスタ65から読み出されたPTS(V)からデコードコア回路23の内部 遅延時間 ΔVと、図2に示す外部の入力装置43にて設 定された値xとの和を減算し、V--PTSを生成する。 すなわち、以下の式に従って $V_1$ -PTSが生成される。【0076】 $V_1$ -PTS=PTS(V)  $-\Delta V$ -xこで、レジスタ65から読み出されたPTS(V) には、内部遅延時間 VDの影響が反映されている。そのため、 $V_1$ -PTSには、レジスタ21に書き込まれたPTS(V) に対して、ビデオデコード遅延時間 D(I) (=VD+ $\Delta V$ ) および値xの影響が反映されている。内を遅延時間  $\Delta V$ は一定の値である。値xはユーザが入力装置 43を操作することにより設定される。

0 【0077】第2減算回路69は、タイムスタンプ生成 回路41から生成されたA:-PTSからV:-PTSを減 算し、V:-PTSを生成する。すなわち、以下の式に従ってV:-PTSが生成される。

[ 0 0 7 8 ]  $V_1 - P T S = A_1 - P T S - V_1 - P T S = A_2 - P T S - P T S (V) + \Delta V + x$ 

ここで、 $A_2$ -PTSはリアルタイムに生成されている。 従って、 $V_1$ -PTSがどのようなタイミングで生成され ても、 $V_1$ -PTSは確実(又は、リアルタイム)に生成 される。

【0080】同期判定回路66は、A.-PTSおよびVI-PTSに比べて値yが十分に小さいとき、以下の各場合に応じて各制御信号SS, Sn. SR を生成する。同期判定回路66は、A.-PTSCVI-PTSの場合は制御信号SSを生成する。同期判定回路66は、A.-PTS=VI-PTSの場合は制御信号SRを生成し、A.-PTS>VI-PTSの場合は制御信号SRをそれぞれ生成する。その各制御信号SS, Sn, SRはデコードコア回路23に入力され、そのデコードコア回路23を制御する。

【0081】デコードコア回路23は、ビットバッファ22から読み出されたビデオストリームをデコードし、各ピクチャ毎にビデオ出力を生成する。ここで、制御信号SSが生成されているとき、デコードコア回路23は、スキップ動作を行う。詳しく説明すると、デコードコア回路23は、制御信号SSが生成されている間、ビットバッファ22から転送されてくるピクチャを廃棄し、その廃棄されたピクチャについてはデコードを行わない。

そして、制御信号SS の生成が停止されると、デコードコア回路23は通常の動作に戻る。その結果、ディスプレイ25では、再生画面が数コマ分だけ飛ぶスキップ再生が行われる。

【0082】 制御信号 Sn が生成されているとき、デコードコア回路 23 は通常の動作を行い、ディスプレイ25では通常の再生が行われる。制御信号 SR が生成されているとき、デコードコア回路 23 は、制御信号 SR が生成されている間、その制御信号 SR が生成されている間、その制御信号 SR が生成されている間、その制御信号 SR が生成されている間、その制御信号 SR が生成されている。そしている前にピットバッファ 22 から転送されたピクチャのピデオ出カの出力を引き続き行う。そして 路 23 は 同じ再生 の動作に 戻る。その結果、ディスプレイ 25 では、同じ再生 画面が統くリピート再生が行われる。

【0083】例えば、 $A_1$ -PTSおよび $V_1$ -PTSに比べて値 yが十分に小さいとき、デコードコア回路 23 は、 $A_1$ -PTS <  $V_1$ -PTSの場合はスキップ動作を行い、 $A_1$ -PTS =  $V_1$ -PTSの場合は通常の動作を行い、更に $A_1$ -PTS >  $V_1$ -PTSの場合はリピート動作をそれぞれ行う。

【0084】ところで、入力装置44で値yを指定できるようにしてあるのは、A:-PTSとV:-PTSとが完全に一致することは稀であるためである。デコードコア回路23は、A:-PTSとV:-PTSとが完全に一致した場合(A:-PTS=V:-PTS)に通常の動作を行う。従って、A:-PTSおよびV:-PTSに比べて値yが十分に小さいとき、デコードコア回路23は稀にしかが十分に小さいとき、でこことにより、A30は、ユーザー)が値yを適宜に設定することにより、A30:-PTSとV:-PTSとが完全には一致していればデコードコア回路23は通常の動作を行う。つまり、入力装置44で値yを指定できるようにしてあるのは、A:-PTSとV:-PTSとの一致条件に許容範囲をもたせるためである。

【0085】また、入力装置 43で値 x を指定できるようにしてあるのは、デコードコア回路 23に対して任意にスキップ動作またはリピート動作を行わせるためである。 視聴者が値 x を調整することにより、 V<sub>1</sub>-PTSが変化する。デコードコア回路 23は、その V<sub>1</sub>-PTS の 40変化に応じて各動作を行う。

【0086】 このように、本実施例において制御回路 4 2 は、オーディオデコーダ 32 の内部遅延時間( $=AD+\Delta A$ )を基に生成された A:-PTS と、ビデオデコード遅延時間 D(I) ( $=VD+\Delta V$ ) と、値  $\times$  とを基に PTS(V) を補正して、V:-PTS を生成する。そして、制御回路 42 は、V:-PTS と値 y との比較結果に従って、制御信号 SS 、Sn 、SR のいずれかを生成し、スキップ動作、通常の動作、リピート動作のいずれかを行うようにデコードコア回路 23 を制御する。

【0087】従って、制御回路42は、ビデオデコーダ33の内部遅延時間だけでなく、オーディオデコーダ32の内部遅延時間をも基にデコードコア回路23を制御する。すなわち、制御回路42は、ビデオデコーダ33の内部遅延時間だけでなく、オーディオデコーダ32の内部遅延時間をも考慮に入れてビデオ出力の再生時イミングに合わせてビデオ出力の再生タイミングが調整される。このことは、オーディオ出力とビデオ出力の同を第1実施例よりもさらに確実にとることを可能する。

【0088】例えば、オーディオ出力の再生タイミングよりもビデオ出力の再生タイミングが遅れている場合、制御回路42はデコードコア回路23にスキップ動作を行わせて、ディスプレイ25がスキップがオーディオ出力の再生タイミングがオーディオ出力の再生タイミングが追いでいる場合とはデオコードイミングが進んでいる場合を行わせて、ディスプレイ25がリピート再生を行う。この結果、ビデオ出力の再生タイミングがオーディオ出力の再生タイミングがオーディオ出力の再生タイミングに合うようになる。

【0089】このように、ビデオ出力の再生タイミングの方をオーディオ出力の再生タイミングに合わせるのは、以下の理由による。人間はディスプレイ25に映し出される動画が数コマ分ずれても、そのずれを検知できないのに対し、スピーカ27から出される音声がずれたときには、そのずれを耳につきやすいノイズとして敏感に検知できる。

【0090】ユーザが値yを調整することは、オーディオ出力とビデオ出力の同期の精度を任意に設定することを可能にする。値yを大きく設定するほど、A.-PTSとリーTSとの一致条件の許容範囲が大きくなり、その結果、オーディオ出力とビデオ出力の同期の精度は限定可能にされているのは、システムストリームによってはPTS(PTS(A)および、PTS(V))が正確に付加されていない場合があるためである。例えば、現在市販されている、いわゆるビデオCDでは、PTSが正確に付加されていないものが稀に存在する。値yが、1つのピクチャが再生されている時間の半

【0091】ユーザが値×を調整することは、オーディオ出力の位相とビデオ出力の位相とを意図的にずらすことを可能にする。この機能は、本実施例をCD-ROMなどの蓄積メディアから読み出されたシステムストリームに適用する場合に好適となる。例えば、ユーザが動画を通常の再生速度よりも高速で再生させたときに、オー

分よりも大きくなるように設定したのは、それより小さ

く設定しても、オーディオ出力とビデオ出力の同期の精

度は変化しないからである。

ディオ出力とピデオ出力の同期ずれが生じ、その同期ずれを補正する際にその機能を発揮させることができる。 動画を通常の再生速度よりも高速で再生させる場合と は、ユーザが短時間に動画を見るために早送り再生を行う場合や、見たい動画を検索するために早送り再生また は早送り逆転再生を行う場合などであり、その場合にオーディオ出力も再生される。

【0092】 (第3実施例) 本発明の第3実施例を図6~図9に従って説明する。本実施例において、第2実施例と同じ構成部材については符号を等しくしてその詳細な説明を省略する。

【0093】図6は、本実施例のMPEGシステムデコーダ81のプロック回路を示す。システムデコーダ81は、オーディオデコーダ32、MPEGビデオデコーダ82、及びAVパーサ4を備えている。AVパーサ4はDMUX5を備えている。AVパーサ4はオーディオストリーム、SCR、PTS(A)をそれぞれオーディオデコーダ31へ出力し、ビデオストリーム、PTS(V)をそれぞれビデオデコーダ82へ出力する。

【0094】ビデオデコーダ82は、レジスタ21,ビットバッファ22,デコードコア回路23,及び制御回路83は、A:-PTSと、ビデオデコーダ82のデコード処理時間と、PTS(V)とを基にビデオ出力の再生時刻を計算し、その計算結果を補正する。そして、その補正結果に従ってデコードコア回路23を制御する。ビデオデコーダ82の内部遅延時間は、第2実施例のビデオデコーダ33の内部遅延時間と同じであり、以下、ビデオデコード遅延時間D(1)という。

【0095】図7は、ビデオデコーダ82のプロック回路を示す。制御回路83は、ライトアドレス検出回路61、リードアドレス検出回路62、ピクチャヘッダ検出回路63、マッピング回路64、レジスタ65、同期判定回路66、第1及び第2比較処理回路67、70、第1及び第2減算回路68、69、リピート判定回路84、スキップ判定回路85、及び各回路61~70、84、85を制御する制御コア回路72を備えている。制御コア回路72は、ビットバッファ22及びデコードコア回路23も制御する。

【0096】リピート判定回路84は、同期判定回路66から生成された各制御信号Sn,SRと、図6に示す入力装置86,87で設定された値z1,z2とを基に、制御信号SRmを生成する。スキップ判定回路85は、同期判定回路66から生成された各制御信号Sn,SSと、図6に示す入力装置88,89で設定された値w1,w2と、ピクチャヘッダ検出回路63の検出結果に従って、制御信号Smを生成する。

【0097】デコードコア回路23は、各制御信号SS, Sn, SR ではなく、各制御信号SSm, Sn, SR に従って動作する。制御信号SSmが生成されていると

き、デコードコア回路 2 3 はスキップ動作を行う。制御信号 Sn が生成されているとき、デコードコア回路 2 3 は通常の動作を行う。更に、制御信号 SRmが生成されているとき、デコードコア回路 2 3 はリピート動作を行う。

【0098】図8は、リピート判定回路84のプロック回路を示す。リピート判定回路84は、カウンタ91、92、第1~第3比較処理回路93~95、オア(〇号R)回路96を備えている。カウンタ91は制御信号ント値をインクリント値を成される。第1比較処理回路93は、トウンタ91のカウント値と値21を比較し、カウントの方が大きい場合に、制御信号SRmを生成する。〇Rでありたが生成されると、カウンタ91にに応答してカウント値をリセットする。

【0099】第2比較処理回路94は、カウンタ91のカウント値が零よりも大きい場合に、カウンタ92へカウント開始信号を出力する。カウンタ92は、カウント開始信号に応答してカウント動作を開始し、一定の時間毎にカウント値をインクリメントする。第3比較処理回路95は、カウンタ92のカウント値とで、制御信号SRmを生成し、カウントの方が大きい場合に、制御信号SRmを生成し、カウンタ92にリセット信号を出力する。カウンタ92はそのリセット信号に応答してカウント値をリセットする。

【0100】第1比較処理回路93はカウンタ91のカウンタ値により、制御信号SRが値を1よりも多い成立れたとき、制御信号SRuを生成だけ連続して生成されたとき、制御信号SRuを生数だけで生成されないと、デコア回路23はリイオート動作を行わない。このは、オービリイオートの再生タイミングが進んでいなしても、デコアの再生タイスによりものでも、デコードカの再生タイスによりも、デコードカーには、アロ路66が制御信号SRを設って生成がある。例えば、アTS(A) またはアTS(Y) が誤っ生された場合や、動画が通常の再生定回路66が制御信号SRを設って生成する。例えば、アTS(A) またはアTS(Y) が誤って生成する。例れば、四期判定回路66が制御信号SRを認って生成することがある。

【0101】そこで、リピート判定回路84は、同期判定回路66が制御倡号SRを連続してある一定の回数(= z 1)よりも多く生成したときに、その制御倡号SRが正しいものと判定し、制御倡号SRuを生成する。デコードコア回路23はその制御倡号SRuを生成することと、関うた制御倡号SR に従ってデコードコア回路23がリピート動作を行うのを未然に防止する。

【0102】制御信号SRが1回生成されると、カウン

夕 9 2 はカウント動作を開始し、その一定時間後には、 その時点におけるカウンタ91のカウント値に関係な く、第3比較処理回路95は制御倡号SRmを生成する。 この一定時間は、カウンタ92のインクリメント速度と 値 z 2 によって決定される。従って、同期判定回路 6 6 が制御信号SRを生成してから一定時間が経過すると、 デコードコア回路23はリピート動作を行う。このよう にするのは、制御信号SR が正しい場合でも、制御信号 SRが連続してある一定の回数(=z1)よりも多く生 成されるとは限らないからである。そこで、リピート判 定回路84は、制御信号SR が生成されてから一定時間 が経過したとき、その制御信号SRを正しい信号と判定 し、 制御信号 Skmを生成する。 デコードコア回路 23 は、その制御信号SRmに従ってリピート動作を行う。こ のような第2及び第3比較処理回路94,95並びにカ ウンタ92による動作は、カウンタ91と第1比較処理 回路93と〇R回路96による動作を補完して、制御信 号SRmを確実に生成する。

【0103】図9は、スキップ判定回路85のプロック 回路を示す。スキップ判定回路85は、カウンタ10 1, 102、第1~第3比較処理回路103~105、 オア (OR) 回路 1 0 6, Вピクチャ優先処理回路 1 0 7を備えている。

【0104】カウンタ101は制御信号SSが生成され る度に、そのカウント値をインクリメントする。第1比 較処理回路 1 0 3 は、カウンタ 1 0 1 のカウント値と値 w1とを比較し、カウント値の方が大きい場合に、制御 信号SSpを生成する。第2比較処理回路104は、カウ ンタ101のカウント値が零よりも大きい場合に、カウ ンタ102ヘカウント開始信号を出力する。カウンタ1、30 ト速度と値w2によって決定される。従って、同期判定 02はカウント開始信号に応答してカウント動作を開始 し、一定の時間毎にカウント値をインクリメントする。 第3比較処理回路105は、カウンタ102のカウント 値と値w2とを比較し、カウント値の方が大きい場合 に、制御信号SSpを生成する。

【0105】Bピクチャ優先処理回路107は、制御信 号 S Spとピクチャヘッダ検出回路 6 3 によって検出され たピクチャのタイプ(I, P, B)に従って、制御信号 SSmを生成する。この制御信号SSmは、デコードコア回 路 2 3 が I ピクチャまたはP ピクチャよりもB ピクチャ を優先してスキップ動作する信号である。 〇R回路10 6 は、各制御信号Sn,SSmのうち少なくともいずれか 一方が生成されると、カウンタ101にリセット信号を 出力する。カウンタ101はそのリセット信号に応答し てカウント値をリセットする。カウンタ102は、制御 信号SSmが生成されるとカウンタ値をリセットする。第 1比較処理回路103は、カウンタ101のカウンタ値 に応じて、制御信号SS が値w1よりも多い回数だけ連 統して生成されたとき、制御信号SSPを生成する。Bビ クチャ優先処理回路107は、その制御信号SSpとピク 50

チャのタイプ(I,P,B)に従って制御信号SSmを生 成する。従って、制御信号SSが値w1よりも多い回数 だけ連続して生成されないと、デコードコア回路23は スキップ動作を行わない。このようにするのは、オーデ ィオ出力の再生タイミングよりもビデオ出力の再生タイ ミングが進んでいない場合でも、同期判定回路66が制 御信号SSを誤って生成することがあるためである。例 えば、PTS(A) またはPTS(V) が誤っている場合 や、動画が通常の再生速度よりも高速で再生された場合 などにおいて、同期判定回路66が制御信号SSを誤っ て生成することがある。

【0106】そこで、スキップ判定回路85は、同期判 定回路 6 6 が制御信号 S S を連続してある一定の回数 (=w1)よりも多く生成したときに、その制御信号S S を正しいものと判定して、制御信号 S Spを生成する。 デコードコア回路23はその制御信号SSpに従ってスキ ップ動作を行う。このように制御信号SSpを生成するこ とは、誤った制御信号SSに従ってデコードコア回路2 3 がスキップ動作を行うのを未然に防止する。

【0107】ところで、Bピクチャは双方向予測によっ て生成されるため、データ量は少なく、その重要度はI ピクチャやPピクチャに比べて低くなる。従って、重要 度の低いBピクチャを優先してスキップ再生させること は、再生される動画に生じるコマ落ちを少なくする。

【0108】制御信号SSが1回生成されると、カウン タ102はカウント動作を開始し、その一定時間後に は、その時点におけるカウンタ101のカウント値に関 係なく、第3比較処理回路105は制御信号SSPを生成 する。この一定時間は、カウンタ102のインクリメン 回路 6 6 が制御信号SSを生成してから一定時間が経過 すると、デコードコア回路23はスキップ動作を行う。 このようにするのは、制御信号SSが正しい場合でも、 制御信号SS が連続してある一定の回数 (=w1) より も多く生成されるとは限らないからである。そこで、ス キップ判定回路85は、制御信号SSが生成されてから 一定時間が経過したとき、その制御信号SSを正しい。信 号と判定し、制御信号 SSpを生成する。デコードコア回 路23、その制御信号SSpに従ってスキップ動作を行 う。このように第2及び第3比較処理回路104,10 5 並びにカウンタ102の動作は、カウンタ101と第 1 比較処理回路 1 0 3 と O R 回路 1 0 6 の動作を補完し て、制御信号SSpを確実に生成する。

【0109】本実施例においては、何らかの原因によっ て誤った各制御信号SR, SS が生成された場合でも、 各判定回路 8 4 . 8 5 が各制御信号 S R . S S を補正し て、各制御信号SRm, SSmを生成する。デコードコア回 路23は各制御信号SRm, SSmに従って動作 (スキップ 動作、リピート動作)する。このことは、誤った各制御 信号SR. SS が生成された場合でも、オーディオ出力

5 7 C

とビデオ出力の同期を確実にとることを可能にする。
【0110】ユーザが各値 z 1、 z 2、 w 1、 w 2 を入力装置 8 6~8 9 でそれぞれ設定することは、各判定回路 8 4、8 5 における各制御信号 S R、S Sの補正の度路 8 4、8 5 における各制御信号 S R、S Sの補正の度度の低いBピクチャをIピクチャやPピクチャよりも優先してスキップ再生させることは、再生される動画に生じるコマ落ちを少なくし、かつ動画の動きを滑らかなものにして、その結果、画質を向上させることができる。

【0111】尚、上記各実施例は以下のように変更して もよい。

(1)第2、3実施例において、サンプリング周波数検出回路53および加算回路54を省く。この場合には、@PTSをリアルタイムに生成することができなくなるため、#PTSの生成精度は低下する。しかし、この場合でも、オーディオ出力とビデオ出力の同期を第1実施例よりもさらに確実にとることができる。そして、オーディオストリームに多くのPTS(A)が付加されている場合には、第2、3実施例と同程度の性能を得ることもできる。

【0112】 (2) 第2, 3実施例において、@PTS の代わりにPTS(A) から[V] PTSを被算した値を減 算回路 6 9 から生成させる。この場合には、PTS(A) と、ビデオデコード遅延時間D(1)と、値xとに基づい TPTS(V) が補正され、#PTSが生成される。この 場合には、オーディオデコーダ32の内部遅延時間に基 づいてデコードコア回路 2 3 の動作を制御することがで きなくなるが、オーディオ出力の再生タイミングに合わ せてビデオ出力の再生タイミングが制御されることに変 30 Gシステムデコーダ。 わりはない。そのため、オーディオデコーダ32の内部 遅延時間が小さい場合には、第2、3実施例と同程度の 性能を得ることもできる。但し、この場合、制御回路1 4は、第1実施例と同様に、オーディオデコーダ32の 内部遅延時間とSCRおよびPTS(A) とを基にオーデ ィオ出力の再生時刻(再生タイミング)を計算し、その 計算結果に従ってデコードコア回路13を制御する。

【0113】 (3) 第2, 3 実施例において、値 x を省く。また、値 y を固定にする。この場合には、各値 x , y に関係する機能が省かれるだけで、その他の作用および効果については上記各実施例と同じである。

【0114】(4)第3実施例において、リピート判定回路84から各比較処理回路94、95およびカウンタ92を省く。この場合には、各回路94、95、92に関係する機能が省かれるだけで、その他の作用および効果については上記実施例と同じである。

【0115】(5)第3実施例において、スキップ判定 回路85から各比較処理回路104,105およびカウンタ102を省く。また、スキップ判定回路85からB ピクチャ優先処理回路107を省く。この場合には、各 回路104,105,102,107に関係する機能が 省かれるだけで、その他の作用および効果については上 記実施例と同じである。

【0116】(6)第2.3実施例において、レジスタ21を1段のスタックで構成する。この場合、レジスタ21のスタック段数が多くなるほど利用できるPTS(V)も多くなるが、レジスタ21の容量も増えることになる。従って、レジスタ21のスタック段数は、回路規模およびコストと要求される性能とに基づいて、適宜に設定すればよい。

【0117】(7) 第3実施例において、各比較処理回路94,104は、各カウンタ91、101のカウント値が零以上の所定値よりも大きい場合に、各カウンタ92、102のカウント動作をスタートさせる。

【0118】(8) PTSをDTSに置き代え、上記実施例と同様に実施する。この場合にも、上記実施例と同様の作用および効果を得ることができる。以上、各実施例について説明したが、各実施例から把握できる訪求項以外の技術的思想について、以下にそれらの効果と共に20 記載する。

【0119】(イ)請求項3に記載のMPEGシステムデコーダにおいて、前配外部から指定された第2の値は、1つのピクチャの再生されている時間の半分よりも大きくなるように設定されているMPEGシステムデコーダ。

【0120】このようにすれば、各出力の同期を最適に 調整することができる。

(ロ) 請求項 3 に記載のMPEGシステムデコーダにおいて、前記サンプリング周波数は44.1kHz であるMPEGシステムデコーダ。

【0121】このようにすれば、可聴周波数帯域を十分にカバーすることができる。ところで、本明細書において、発明の構成に係る部材は以下のように定義されるものとする。

【0122】 (a) 分離手段はオーディオピデオパーサから構成されるものとする。

(b) 第1のリピート有効化手段は、カウンタ91、比較処理回路93、OR回路96から構成される。

【0123】 (c) 第2のリピート有効化手段は、カウンタ92、比較処理回路94、95から構成される。

(d) 第1のスキップ有効化手段は、カウンタ101、比較処理回路103、OR回路106から構成される。 【0124】(e) 第2のスキップ有効化手段は、カウンタ102、比較処理回路104、105から構成される。

(f) 第1の値は値xであり、第2の値は値yである。 【0125】(g) 第2のレジスタはレジスタ65、第 1の比較処理回路は比較処理回路67、第2の比較処理 回路は比較処理回路70、第1の減算回路は減算回路6 8、第2の減算回路は減算回路69である。

50

【0126】(h)タイムスタンプは、PTSだけでなくDTSをも含むものとする。

#### [0127]

【発明の効果】オーディオ出力とビデオ出力の同期を十分にとることが可能なデコーダおよび M P E G システム デコーダを提供することができる。

#### 【図面の簡単な説明】

- 【図1】第1実施例のプロック回路図。
- 【図2】第2実施例のプロック回路図。
- 【図3】第2実施例の要部プロック回路図。
- 【図4】第2実施例の要部プロック回路図。
- 【図5】第2実施例を説明するための説明図。
- 【図6】第3実施例のプロック回路図。
- 【図7】第3実施例の要部プロック回路図。
- 【図8】第3実施例の要部プロック回路図。
- 【図9】第3実施例の要部プロック回路図。


【図10】MPEGシステムストリームを説明するための説明図。

【図11】従来例のブロック回路図。


#### 【符号の説明】

- 1, 31 MPEGシステムデコーダ
- 2, 32 MPEGオーディオデコーダ
- 3, 33, 82 MPEGビデオデコーダ
- 4 オーディオピデオパーサ
- 5 DMUX
- 0 11,21 レジスタ
  - 12,22 ピットパッファ ..
  - 13,23 デコードコア回路
  - 14,24,42,83 制御回路
  - 4.1 タイムスタンプ生成回路
  - 84 リピート判定回路
  - 85 スキップ判定回路

【図1】





[図2]




[図3]


[図4]







[図5]







[図6]







[図9]



[図10]

